范文(一)
憶阻器是近50年內高速發展起來的一種新興元器件，在改進存儲芯片結構[1]、擬合人腦神經元細胞膜電位變換[2?4]、圖像加密及解碼[5]等領域有著難以估量的應用前景。這種改革式的電路元件有希望突破傳統電路的局限，但在面對不同的應用場景時，需要的憶阻器模型不同，相應的電路建模方式繁雜，使得憶阻器系統的可拓展性降低。為了解決這個問題，對于多次重復應用的典型電路進行研究改進尤為重要。
本文旨在設計改進三種典型電路：可編程放大電路、可編程電位器和可編程矩形波振蕩器，分別從數學原理和電路原理的角度分析憶阻器在電路中的作用，改進調制模塊及電路結構，以期獲得更好的電路特性。
1 憶阻器的背景知識
1.1 憶阻器存在的理論依據
在電路理論中，電阻R、電容C、電感L是電路的基本元件。三種元件分別將四種電路基本參數中的兩種聯系起來。蔡紹棠教授提出了憶阻的概念來描述僅剩的兩種變量，磁通量Φ和電量q中存在的關系用如下公式描述：
[M=dΦdq] (1)
式中M表示憶阻。
1.2 憶阻器的物理特性
最早由HP(Hewlett?Packard)實驗室發現在納米維度下，金屬?金屬氧化物?金屬的結構通強電流轉型后，阻值的具體變化方向取決于激勵源的方向[6?8]。根據控制憶阻器變化的激勵源種類的不同，可以分為荷控(流控)憶阻器與磁控(壓控)憶阻器[9]，它們的激勵源分別為電流源與電壓源。
本文采用磁控活動型憶阻器模型，這種模型很好地描述了憶阻器的閾值行為，其狀態方程如下：
[iM(t)=WM(xM，vM，t)vM(t) xM=f(xM，vM，t)] (2)
式中：[WM(xM，vM，t)]是憶阻器的憶導函數，[xM]是憶阻器系統無量綱狀態變量(即憶阻值)，故[WM(xM，vM，t)=x-1M];[xM]是[xM]的微分表達式。
2 典型電路設計
2.1 憶阻器元件建模
憶阻器是一種兩端電氣元件，它可以看作是一種基于電阻開關的非易失性存儲器形式[10]。本文的憶阻器建模涉及兩種仿真軟件，下面將分別介紹兩種建模方式。SimulqiyZ92+XuBRYGK79xqt7Bt3z2P6ao/fl97EeXNoJoFg=ink中的元件建模采用數字電路設計方法，運用加法器、乘法器、選擇器、微分器等基礎元器件擬合憶阻器的物理特性，其數學表達式如下：
[xM=βvM+0.5α-βvM+VT-vM-VT·θxM-RonθRoff-xM ] (3)
式中： [VT]是憶阻器閾值電壓;α是當外界偏置電壓小于閾值電壓時憶阻器的電阻率;β對應于偏置電壓大于閾值電壓時的電阻率。
利用Simulink的數字電路模塊搭建[WM(xM，vM，t)=x-1M]，建模原理圖如圖1所示。
圖1原理圖可分為三個部分級聯：第一部分用于產生[βvM+0.5α-βvM+VT-vM-VT];第二部分通過兩個比較判別器達到類似于表達式[θxM-RonθRoff-xM]的效果;第三部分將前兩個部分產生的信號耦合，進行最終處理得到[WM(xM，vM，t)]信號，并通過示波器顯示波形。圖中i(t)為輸出，V(t)為輸入，二者的比值即該電路系統的電導值，由公式(3)確定，具體的設計參數如表1所示。
LTspice中的元件建模采用Knowm公司開源的憶阻器模型，使用Spice語言約束元器件的電氣特性。該模型可以完成此次電路設計的仿真任務，故本文未建立其他模型，后文仿真均基于此模型完成。模型的邊界非線性條件添加的窗函數為Joglekar[11?12]，它還可以更換為Fuzzy或其他適用于不同仿真的窗函數[13?14]。 LTspice元件建模的參數如表2所示。表中：D表示薄膜寬度;p表示Joglekar窗函數的參數。
2.2 基于憶阻器的可編程放大電路
放大器的數學原理體現在輸出信號等于輸入信號乘以一個固定的放大倍數，且放大倍數由憶阻器的阻值和反饋電阻共同決定。憶阻器的阻值變化方向取決于激勵源所施加的激勵方向，并且憶阻器只對低頻信號有憶阻特性，即只有低頻信號可以作為調制信號。當放大器輸入端接入高頻信號，此時憶阻器趨近于定值電阻。
可編程放大電路設計主要通過Simulink完成。設計思路在于：利用憶阻器的“記憶”特性，即外加偏置、阻值改變的特性對放大電路進行改進，將反向輸入端的接地電阻更換為憶阻器，通過外加激勵的方式動態編程憶阻器，進而達到對放大電路的編程效果。主要電路分為調制模塊及原理模塊，調制模塊包含調制信號的產生及編程，原理模塊包含接收調制信號作用于憶阻器，并實現放大功能。
可編程放大電路各模塊的具體電路圖如圖2所示。
圖2a)中有兩個部分：第一部分將調制信號與輸入信號耦合，待作用于放大電路;第二部分完成放大電路的數字原理，并用示波器顯示輸出波形。圖2a)中Memristor模塊即為圖1所示的憶阻器模型，圖2b)為圖2a)中Programmable Step模塊(即調制模塊)的詳細結構，輸出為一段有限持續期的脈沖信號，該調制信號的長度由調制模塊的輸入決定，調制信號的幅值由兩個階躍信號的幅度共同決定。
2.3 基于憶阻器的電位器
電位器作為一種典型的憶阻器應用電路，其原理在于利用憶阻器的“記憶”特性做出可編程的電位器[15]。它避免了傳統電位器阻值精度低、難以精確校準和數字電位器阻值變化不連續的弊端。憶阻器作為非線性器件，想要精準地校準阻值仍然存在困難，但可以采用近似函數擬合或其他方法來減小誤差。本文設計了兩種憶阻器應用電路：一種為通過Simulink實現的數字電路;另一種為通過LTspice實現的模擬電路。數字電路分為兩個部分：調制模塊和原理模塊，調制模塊可以組合產生有限作用期的調制信號;原理模塊通過加法器實現信號的耦合，示波器顯示調制結果。
數字電位器電路結構如圖3所示。圖3a)中同樣可分為兩部分：第一部分用于調制信號的產生與輸入信號的耦合;第二部分為憶阻器模塊及繪制的輸出信號。圖3b)為圖3a)中的Modulation Signal模塊(即調制模塊)的詳細結構，它主要通過延遲器產生調制信號，左上部分用于正向偏置信號的產生，右下部分用于反向偏置信號的產生，通過正負號識別偏置的方向。
范文(二)
為了滿足流媒體、物聯網(IoT)、云計算、5G移動和增強現實(AR)等應用通信的發展要求，收發設備的信息量和傳輸速率越來越高，可變增益放大器(VGA)作為收發鏈路中的關鍵組件，能夠防止接收器飽和或控制發射功率，其噪聲決定了接收機的靈敏度，線性度限制了接收機飽和[1?4]。相較于模擬信號控制的VGA，數控VGA可以直接與數字基帶連接，無需數模轉換器(DAC)來控制增益，從而降低了電路的復雜性，同時抗干擾能力強，能提供精確的增益控制[5?7]。由于SiGe BiCMOS工藝具有良好的諧波性能，器件的截止頻率較高，[1f]噪聲較低，并且能夠實現射頻模擬電路與數字電路的混合集成，因此在收發前端領域有著廣泛的應用，尤其是在高速高靈敏度接收鏈路中[8?9]。收發鏈路結構圖如圖1所示。本文提出的高性能數控VGA采用SiGe BiCMOS工藝，創新性地使用增益控制字實現數控增益調節，設計最高有效位(MSB)實現高低增益切換，同時實現兩段增益調節范圍，提升數控VGA的可重構性，適用更廣的應用場景，符合可變增益放大器的發展趨勢?；陔娏鞫娼Y構設計跨導增益(gm)單元，結合寬帶跨阻放大器，實現了寬增益范圍、高線性度數控VGA。
1 數控可變增益放大器的設計實現
為了進一步提升芯片的集成度，數字和模擬電路往往集成在同一系統中，而隨著工藝的提升，數字電路的標準電源電壓正在顯著下降，因此，模擬元件的電壓信號范圍也隨之明顯縮小。為了克服電源電壓對信號擺幅的限制，增大增益調節范圍，本文的VGA結構采用電流模式進行設計。此外，相較于電壓模式，電流模式VGA的抗干擾能力更強，能夠有效地降低信號失真，提升線性度[8]。與單端結構相比，全差分結構具有更好的抗噪性和更高的線性度，因此本文采用全差分結構進行設計[10?11]。為了實現兩段數控增益的高性能可重構數控VGA，設計功能框圖，如圖2所示。數控VGA主要包括前置放大器、增益控制單元和輸出放大器三大主要模塊，此外還包括偏置單元和輸入/輸出接口單元。本節針對主要的三大模塊進行設計分析。
1.1 前置放大器
前置放大器為固定增益的跨阻放大器，采取電壓輸入、電流輸出的形式，在MSB(c7)控制下實現高低增益兩種工作模式的切換，具體電路結構如圖3所示。M1～M4為射隨器，作為輸入緩沖，將差分輸入的電壓信號轉換為電流信號，經放大管M5～M8放大后輸出到增益控制級。帶射極負反饋的共射極放大器M9～M16為開關管，為放大管構建靜態工作點。以差分結構中的NPN M9和M13為例，分析電路的兩種工作狀態。MSB(c7)為1時，前置放大器工作在高增益模式，B1將M9偏置在正向放大區，B3將M13偏置在截止區，因此放大管M5工作在正向放大區，實現14 dB的增益;MSB(c7)為0時，前置放大器工作在低增益模式，B1仍將M9偏置在正向放大區，但B3此時將M13偏置在正向放大區，因此電流信號不再僅流經放大管M5，也流經M13，此時前置放大器的增益為1 V/V。
圖4為傳統共射極放大器和帶射極負反饋的共射極放大器。其中，傳統共射極放大器的電壓增益為：
[Av=gmRC] (1)
傳統帶射極負反饋的共射極放大器的電壓增益為：
[Av=RC1gm+RE] (2)
可以看出，在[RE?1gm]時，等效跨導[Gm≈1RE]，相較于傳統共射極放大器，傳統帶射極負反饋的共射極放大器能夠實現更高的線性度，但是以低增益和高噪聲為代價。因此，本文提出圖5所示的信號放大結構。放大管M5～M8利用電阻R10與R1實現對四路差分電流信號的放大。MSB為1時，M5～M8在M9～M16的偏置下均處于正向放大區。在t時刻，M5、M8導通效果弱于M6、M7，因此n點被上拉后的電壓高于m點被下拉后的電壓，流經R10的電流流向為n到m。同理，在t+[T2]時刻，m點被上拉后的電壓高于n點被下拉后的電壓，流經R10的電流流向為m到n。因此，在周期變化的電壓控制下，R10被充放電產生輸出電流，輸出電流流經R1又轉化為輸出電壓，輸入到下一級的增益控制級。
針對圖5小信號電路中的節點e、f、m、n進行分析：
[v+onR1=gmn(v+i-vm)+v+on-vmron] (3)
[v-opR1+gmp(v-i-vn)+vn-v-oprop=0] (4)
[gmn(v+i-vm)=gmp(v+i-vm)+vm-vnR10] (5)
[gmp(v-i-vn)=gmn(v-i-vn)+vm-vnR10] (6)
式中：[v+i]、[v-i]分別為差分輸入電壓信號;[v+on]、[v-on]、[v+op]、[v-op]分別為NPN的差分輸出電壓信號和PNP的差分輸出電壓信號;[gmn]、[gmp]分別為NPN M5、M6和PNP M7、M8的跨導;[vm]、[vn]分別為節點m、n的電壓;[ron]、[rop]為NPN M5、M6和PNP M7、M8的體電阻;R1、R10為固定電阻。
又因為節點m、n處為差分信號，即[vm=-vn]，進一步計算可得單條支路的增益[Av]為：
根據式(7)設計前置放大器中放大管的跨導與固定電阻值，實現17 dB的電壓增益。同時可以看出，相較于犧牲增益和噪聲性能來提升線性度的傳統帶射極負反饋的共射極放大器，利用R10構建類似推挽結構的放大主通路，能夠通過合理設計R10的阻值和管子跨導，在保留高線性度的同時實現高增益，降低兩段增益調節范圍的重合區間，擴大VGA的有效增益控制范圍。
1.2 增益控制級
為了實現對增益的精確控制，按照增益控制范圍設計各位增益碼控制下的放大電路參數，使其在導通時產生的放大電流吻合1∶2∶4∶8∶16∶32∶64∶128的比例關系，通過增益控制字選通并聯的7路放大電路，實現不同的增益碼[12]。增益控制單元部分電路結構如圖6所示。以輸入電流信號IBA、數字位c6控制下的輸出電流PIBA(out6)的電路結構為例。當c6為0時，開關閉合，M3導通，將q點電位上拉至高電平，放大管M2截止，c6控制字控制的電路對總輸出電流PIBA無貢獻;當c6為1時，開關斷開，M3截止，q點電位降低，放大管M2工作在正向放大區，c6控制字控制的放大電流PIBA(out6)接入總輸出電流PIBA。
當c6為1時，射隨器M1提供了高輸入電阻、低輸出電阻和近似為1的電壓增益，放大管M2為帶射極負反饋的共射極放大器，經過小信號分析可得增益表達式為：
[Av=RC1gM2+R3] (8)
式中：[RC]為輸出級的輸入電阻;[gM2]為M2跨導;[R3]為固定電阻。
低增益模式下的增益控制范圍為-25～20 dB，高增益模式下的增益控制范圍為-11～34 dB，以低增益模式為例，計算跨導單元的增益設置。LG127對應的增益大小為20 dB，即10 V/V，為了保證7位增益碼能夠覆蓋增益范圍，每一個增益碼對應的增益值應該大于[G0min]。[G0min]公式為：
[G0min=10 V/V127=0.078 7 V/V] (9)
以此設計電阻大小與管子跨導，進一步可以得到步進分辨率為0.07～6 dB/bit。
1.3 輸出放大器
輸出級主要結構采用基于共射極的推挽式乙類放大器，將經過增益控制字控制放大后的電流進行最后一次放大，與輸出阻抗匹配后實現合理的增益[13]。通過設置合理的偏置M9、M10、M15、M16，提供靜態工作點，同時采用與傳統推挽式放大器相反的管子類型，規避交越失真，消除死區。輸入緩沖M1、M2采用共基極組態，實現級間阻抗匹配。級聯射隨器M3、M4提高輸出阻抗，增強驅動能力。M5、M6將電壓拉低/拉高一個Vbe，構造放大管M7、M8的靜態工作點，同時提供共射極所需的高輸入阻抗進行級間阻抗匹配。設計局部反饋回路M11～M14和整體反饋回路R7來提升電路的穩定性。輸出級電路結構如圖7所示。
2 仿真測試結果
本文基于SiGe BiCMOS工藝設計的VGA芯片圖像如圖8所示。圖中除前置放大器、增益控制級和輸出級三個主要模塊之外，還包括控制信號產生單元、串行數字位轉為并行控制信號的移位寄存鎖存單元、偏置電路和輸入/輸出接口單元。本文VGA經過了FF、TT、SS三種工藝角條件下的仿真，并且在常溫、5 V電源電壓的條件下，利用頻譜分析儀進行了增益調節范圍、線性度、噪聲等性能的測試驗證。
VGA增益調節范圍后仿真結果與測試結果對比圖如圖9所示。由圖可以看出，本文中的VGA實現了增益調節范圍為-25～20 dB的低增益模式和-11～34 dB的高增益模式。
圖10為線性度的仿真結果與測試結果對比圖。由圖10可以看出，OIP3達到了35.23 dBm，OP1 dB達到了18.65 dBm，實現了較高的線性度。圖11為VGA噪聲性能的測試結果，輸出噪聲可以達到-131.60 dBm/Hz，噪聲性能較為良好。此外，本文中的VGA還實現了64.9 dB的共模抑制比，帶寬達到了650 MHz。
3 結 論
本文基于SiGe BiCMOS工藝設計了采用電流模式的差分VGA，在保證電路穩定性的前提下合理利用反饋回路優化電路結構，提升了VGA的線性度，抑制了噪聲干擾。基于類推挽模式的電流放大結構，在規避犧牲線性度的前提下，實現了兩段增益調節范圍。利用MSB選通前置放大器的同時，通過7位數字控制位實現了0.07～6 dB/bit的步進分辨率，提升了VGA與數字電路集成的可能性和電路的可重構性，符合當前應用通信對接收前端中增益控制級的性能要求。
范文(三)
雙路音頻信號也稱為雙聲道，指的是音頻信號同時通過兩個獨立的音頻頻道進行傳輸[1]。這兩個頻道一般為左聲道和右聲道，是相互獨立的，它們共同組成了立體聲效果[2]。在雙路音頻信號噪聲自適應分離中，分離目標是將原始信號從觀測到的信號中分離出來，且該觀測信號具備混合特點[3?4]，以此提取純凈的目標信號，獲取高質量的音頻信號。如何自適應地處理噪聲和提高欠定盲源分離的性能，是當前研究的重點之一。文獻[5]為實現信號的有效處理，對音頻信號在強噪下的信號特性進行分析，并構建聯合稀疏信號重構模型，計算信號的功率譜后，通過譜減法實現音頻信號的降噪。但是譜減法在處理過程中可能會對語音信號造成一定的失真，尤其是在低信噪比條件下，會導致語音質量相對粗糙。文獻[6]為處理小信號中的干擾噪聲，提取信號中描述音頻的特征向量，將提取的結果作為改進的支持向量機的輸入，對特征進行分類，再對分類出來的噪聲信號進行處理。然而在實際應用中，處理大量音頻信號時如果應用場景的實時性需求較高，該算法的檢測速度無法滿足。文獻[7]為有效實現噪聲處理，設計并行計算架構，以此滿足多時間序列數據信號的處理需求，并且采用分批計算方式進行信號處理，采用自適應濾波方法處理信號中的噪聲。目前的并行模式在系統柔性、容錯性和冗余性方面存在不足，這可能導致在處理大型噪聲項目時，系統容易受到外部因素的干擾，無法滿足mZ/jbvL58wh6LOXj0U5dVVBF9V5ZyGibc1gtfUYZsUA=復雜場景下的應用需求。文獻[8]為去除音頻中的噪聲，將音頻信號劃分為多個子帶，并在每個子帶上獨立應用自適應濾波技術，使用遞歸的方式更新濾波器系數，以最小化濾波后的信號與期望信號之間的誤差，保證噪聲處理效果。該方法在應用時如果音頻處理規模較大并且音頻較為復雜，可能會存在音頻信號損壞現象。
欠定盲源分離技術作為一種有效的信號處理技術，可將信號中不確定分布情況、不同的源信號進行分離[9]?；诖?，本文提出一種基于欠定盲源分離的雙路音頻信號噪聲自適應分離方法。
1 基于欠定盲源分離的源信號提取
1.1 欠定盲源分離問題轉換
當多個源信號同時存在于同一頻段或時間域內，它們可能會相互干擾，導致信號混疊。這種情況下即使使用雙路音頻傳感器進行捕捉，也無法準確地捕捉到所有源信號的信息，從而導致分離過程具有不確定性和非唯一性[10]。本文通過構建欠定盲源分離模型，并基于信源數量估計和信號分解重構處理，將欠定問題轉換為正定問題，從而為實現源信號分離奠定基礎。數量為[n]的雙路音頻原信號用[st=s1t，s2t，…，sntT]表示，其中[T]表示轉置，[t=1，2，…，M]表示信號采樣點數量。[snt]在傳播以及接收過程中受到環境干擾后，會導致信號發生混疊現象[11]，此時天線陣列接收的觀測信號用[xt=x1t，x2t，…，xmtT]表示，任意[xt]均為[st]的混疊，則可構建線性瞬時混疊欠定盲源分離問題的模型，公式為：
[xt=Ast+εt] (1)
式中：[A]表示混合矩陣;[εt]表示混疊加性噪聲。欠定盲源分離問題時[m
1.1.1 基于小波包變換的欠定問題轉換
小波包變換是一種有效的信號處理工具，可以通過逐層分解的方式保留更e4LVpJaK3u6rLJYmEIglMM3x4uD2z+nLgroUkRjd2P8=完整的有效信號，實現信號恢復。本節利用小波包變換對觀測信號進行分解，以提取頻帶分量中的有效信息分量。被噪聲污染的雙路音頻信號是[st]和[εt]混疊形成，則噪聲信號的公式為：
[εt=st+ε1t+ε2txt] (2)
式中[ε1t]和[ε2t]分別表示電噪聲和聲學噪聲信號。
采用逐層分解的方式對高頻信號部分進行分解，以此保留更完整的有效信號，實現信號恢復[12]。如果小波包分解系數用[ξk]表示，則小波包變換的分解和重構公式為：
[ξj+1，2ck=εtlh2l-kξj，clξj+1，2c+1k=εtlg2l-kξj，cl] (3)
式中：[j]表示分解尺度;[c]表示第[c]條分叉樹;[ξj，cl]表示該尺度下的分解系數;[l]表示分解層數;[h2l-k]和[g2l-k]分別表示低通濾波器和高通濾波器。
通過小波包變換后獲取的高頻和低頻信號中均包含源信號和噪聲信號，并且信號的能量存在一定差異。[xt]的能量計算公式為：
[Exin=1Nn=1Nξj+1，2c+1kxin2] (4)
通過上述公式即可完成[xt]的分解。根據能量[Exin]設定閾值，對高頻和低頻部分的小波系數進行篩選，高于閾值的系數被認為是有效信息，以此提取頻帶分量中的有效信息分量[Qit]。
1.1.2 信號分量篩選
提取頻帶分量[Qit]后需要對其進行篩選，以刪除冗余分量，提高信號分離的效率和準確性[13]。本節采用互相關系數作為篩選標準，通過計算信號和分量之間的互相關系數來判斷兩者之間的關聯程度。兩者之間的關聯程度的計算公式為：
式(5)中[μxin，Qit]的值越大，表示[xin]和[Qit]之間的關聯性越大，則說明該信號的效用值越大;值越小表示相關性越小，冗余越大。將其中相關性小的信號刪除后，保留的信號重新組合形成新的觀測信號[Xt]，其表達式為：
[Xt=Q1t，Q2t，…，Qp-1t，xnTμxin，Qit] (6)
在完成信號分量篩選后，需要進一步對源信號進行估計。
1.2 源信號估計
針對前文獲取的新觀測信號[Xt]，采用貝葉斯信息準則的奇異值分解方法來估計源信號的數量，并獲取轉換后的正定白化信號。
在進行信號分離前，先依據貝葉斯信息準則的奇異值分解方法估計源信號的數量，估計步驟如下。
1) 計算[Xt]的協方差矩陣[χe]，公式為：
[χe=EXtXHt] (7)
式中[XHt]表示共軛轉置。
2) 通過奇異值分解對[χe]進行處理，獲取其中的主特征，并按照由大到小的順序進行排列，以此獲取主奇異值特征量[Ya]，再將[Ya]中特征值等于0的元素刪除后生成長度為[L]的新特征向量。
3) 以貝葉斯信息準則為基礎，獲取該準則的最值，從而確定源信號的數量。貝葉斯信息準則公式為：
[Bk=j=1kλj-L2σ-LL-k2kL-dk+k2χe] (8)
式中：
[σ2k=j=1LλjL-k] (9)
[dk=Lk-kk+12] (10)
式中：[k]表示變量，取值為[1≤k≤L];[j=1，2，…，L];[λj]表示特征值。
通過公式(8)獲取[Bk]的最大值對應的特征序號值，該值即為源信號數量，將獲取的[Xt]轉換為正定盲源分離問題，獲取轉換后的正定白化信號[Zt]，公式為：
[Zt=vXtBk] (11)
式中[v]表示最優分離矩陣。
在上述公式的基礎上計算源信號的估計值，公式如下：
[st=vZt] (12)
最后對源信號的估計值[st]進行后續的噪聲信號自適應分離。
2 噪聲信號自適應分離
通過公式(12)獲取[st]值后，采用快速獨立成分分析(FastICA)法進行噪聲信號自適應分離。FastICA法主要是利用極大化信號的非高斯性完成分離處理，該方法能夠根據觀測信號的變化自動調整分離參數，且具有適應噪聲信號的特性可能隨時間、環境等因素發生變化的動態特性，從而可靠地分離出獨立的噪聲信號和有用信號。
如果第[τ]次迭代后的分離矩陣用[vτ]表示，則[τ+1]次迭代后的分離矩陣計算公式為：
[vτ+1=ηZtδvτ-ηvτZtvτst] (13)
式中：[η·]和[δ·]均表示函數，前者對應均值運算，后者對應非線性，且[η·]導數用[η·]表示。
當[Δv=vτ+1-vτ]時，且[Δv]小于設定的迭代誤差，即可獲取[v]和[st]，對[st]各個維度進行辨識后，確定各個源信號的類別，以此完成雙路音頻信號噪聲自適應分離。為保證信號的分離效果，文中采用相關性指標量化噪聲信號分離效果，公式為：
[μs，s=vτ+1ψst，stκstκst] (14)
式中：[st]表示真實雙路音頻源信號;[κ·]表示標準差函數;[ψ·]表示協方差函數。
3 結果分析
3.1 實驗環境
為驗證所提方法對于雙路音頻信號噪聲自適應分離的效果，以某公司的實時雙向音頻監聽和對講產生的雙路音頻信號為例展開相關測試。共計采集音頻的時序為72 h，該音頻的采集環境為正常車間內的環境背景，信號的頻率為300～3 400 Hz。測試環境示意圖如圖1所示。
如果您現在遇到期刊選擇、論文內容改善、論文投稿周期長、難錄用、多次退修、多次被拒等問題，可以告訴學術顧問，解答疑問同時給出解決方案 。
